PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-091430

(43)Date of publication of application: 10.04.1998

(51)Int.Cl.

G06F 9/30

G06F 9/30

(21)Application number: 08-242932

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:


13.09.1996

(72)Inventor: NAKAMACHI TAKAHIRO

(54) INSTRUCTION DECODING DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an instruction decoding device capable of shortening an instruction decoding cycle and improving processing speed. SOLUTION: An instruction decoder 32 decodes an instruction code which is read from an instruction buffer memory 20 and outputs a micro code and a state signal. An instruction decoder 31 decodes an initial extension operation code and outputs a control signal showing the code and a state signal showing the next state of an initial state. A selector SE3 outputs the state signal from an instruction decoder 31 to the instruction decoder 32 in response to the control signal and outputs the state signal outputted from the instruction decoder 32 when the control signal is not outputted. A selector SE1 outputs the instruction code following the initial extension operation code to the instruction decoder 32 from the instruction buffer memory 20 in response to the control signal. When the control signal is not outputted, the instruction codes which are read from the



instruction buffer memory 20 are sequentially outputted to the instruction decoder 32.

LEGAL STATUS

[Date of request for examination]

02.03.2001

[Date of sending the examiner's decision of

19.11.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-91430

(43)公開日 平成10年(1998) 4月10日

(51) Int.Cl.⁶

識別記号

G06F 9/30

3 1 0

350

FΙ

G06F 9/30

310B

350A

審査請求 未請求 請求項の数1 OL (全 9 頁)

(21)出願番号

特願平8-242932

(22)出願日

平成8年(1996)9月13日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 中町 隆弘

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 青山 葆 (外2名)

(54) 【発明の名称】 命令解読装置

(57)【要約】

【課題】 従来例に比較して命令解読サイクルを短くし、処理速度を向上することができる命令解読装置を提供する。

【解決手段】 命令デコーダ32は命令バッファメモリ20から読み出される命令コードをデコードしてマイクロコードとステート信号を出力し、命令デコーダ31は最初の拡張オペレーションコードを解読してそれを示す制御信号と、初期状態の次のステートを表わすステート信号とを出力する。セレクタSE3は制御信号に応答して命令デコーダ31からのステート信号を命令デコーダ32に出力し、制御信号が出力されないときは、命令デコーダ32から出力されるステート信号を出力する。セレクタSE1は制御信号に応答して最初の拡張オペレーションコードに続く命令コードを命令バッファメモリ20から命令デコーダ32に出力し、制御信号が出力されないときは、命令バッファメモリ20から読み出される命令コードを順次命令デコーダ32に出力する。



【特許請求の範囲】

【請求項1】 それぞれ複数ビットの基本命令語長を有 するオペレーションコード及びオペランドを含み、実行 オペレーションコードとオペランドとで構成され、又は 少なくとも1つの拡張オペレーションコードと実行オペ レーションコードと少なくとも1つのオペランドとで構 成されたマイクロコンピュータの命令コードを解読する ための命令解読装置において、

1

上記マイクロコンピュータによって実行されるプログラ ムの命令コードを一時的に格納するための命令バッファ 10

上記命令バッファメモリから読み出される命令コードを デコードして解読結果のマイクロコードを演算器に出力 するとともに、シーケンスのステートを表わすステート 信号を出力する第1の命令デコーダと、

上記命令バッファメモリから読み出される命令コードの うち最初の拡張オペレーションコードに応答して、当該 最初の拡張オペレーションコードを解読して、当該最初 の拡張オペレーションコードを解読したことを示す制御 信号と、初期状態の次のステートを表わすステート信号 20 とを出力する第2の命令デコーダと、

上記第2の命令デコーダから出力される制御信号に応答 して上記第2の命令デコーダから出力されるステート信 号を第1の命令デコーダに出力する一方、上記第2の命 令デコーダから制御信号が出力されないときは、上記第 1の命令デコーダから出力されるステート信号を第1の 命令デコーダに出力するように切り換える第1の切り換 え手段と、

上記第2の命令デコーダから出力される制御信号に応答 して上記最初の拡張オペレーションコードに続く命令コ ードを上記命令バッファメモリから上記第1の命令デコ ーダに出力する一方、上記第2の命令デコーダから制御 信号が出力されないときは、上記命令バッファメモリか ら読み出される命令コードを順次上記第1の命令デコー ダに出力するように切り換える第2の切り換え手段とを 備えたことを特徴とする命令解読装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マイクロコンピュ である。

[0002]

【従来の技術】近年のマイクロコンピュータの高速化に ともない、命令の解読や実行を高速に行うことが必要と なっている。以下、従来例のマイクロコンピュータの命 令解読装置10aについて図2を参照して説明する。

【0003】図2において、RAM(ランダムアクセス メモリ) 11はユーザーが作成したプログラムを格納す るための記憶装置である。命令バッファメモリ20は、 例えば4個の8ビット幅のレジスタ21乃至24を備

え、RAM11に格納されたプログラムから実行順序に 8ビット単位で読み出された命令コードを一時的に格納 する。命令デコーダ33は、命令バッファメモリ20か ら出力される命令コードを解読して、解読結果のマイク ロコードを演算器12に出力するとともに、ステート信 号SSを命令デコーダ33の入力に帰還する。演算器1 2は、命令デコーダ33から出力されるデコーダと、命 令バッファメモリ20から出力されるオペランドとに基 づいて所定の演算を実行する。

【0004】次いで、マイクロコンピュータの各命令に ついて説明する。各命令は、基本命令語長8ビットの命 令コードが1個又は複数個組み合わされて構成されてお り、任意の命令語長を持つ。また各命令コードは、各命 令の実行を制御するオペレーションコード(以下、オペ コードという。)と、オペコードによって制御される各 命令の実行の際に必要となる引き数を表わすオペランド で構成されている。さらにオペコードは、後続の命令コ ードを持つ拡張オペコードと、後続の命令コードがない ことを示す実行オペコードによって表わされている。

【0005】図3は、従来例及び本実施形態の命令解読 装置で用いるオペコードの命令マップ図である。図3

(a) は第1のオペコードの命令マップ図であり、第1 のオペコードの上位8ビットが00hからFEh(ここ で、hは16進数表示を示す。) であるときは、その命 令コードは実行オペコードであり、実行オペコードの後 にオペランドが続く。また、第1のオペコードの上位8 ビットがFFhであるときは、その命令コードは拡張オ ペコードであり、ここで、第1のオペコードが拡張オペ コードであるときは、各拡張オペコードに対して、例え ば、図3(b)及び(c)のように拡張オペコードに続 く命令コードに対応した命令マップが存在する。例え ば、図3(a)において、第1のオペコードがFF01 hであるときは、拡張オペコードIS1が割り当てら れ、第1のオペコードがFFFEhであるときは、拡張 オペコードIS2が割り当てられている。

【0006】図3(b)は第1のオペコードが拡張オペ コードIS1のときの第2のオペコードの命令マップ図 であり、第1のオペコードに続く第2のオペコードの上 位8ビットが00hからFEh(ここで、hは16進数 ータの命令を解読するための命令解読装置に関するもの 40 表示を示す。) であるときは、その命令コードは実行オ ペコードであり、第2のオペコードの上位8ビットがF Fhであるときは、その命令コードは拡張オペコードで ある。

> 【0007】図3(c)は第1のオペコードが拡張オペ コードIS2のときの第2のオペコードの命令マップ図 であり、第1のオペコードに続く第2のオペコードの上 位8ビットが00hからFEh(ここで、hは16進数 表示を示す。)であるときは、その命令コードは実行オ ペコードであり、第2のオペコードの上位8ビットがF 50 Fhであるときは、その命令コードは拡張オペコードで

ある。例えば、図3(c)において、第2のオペコードがFF01hであるときは、拡張オペコードIS3が割り当てられている。

【0008】図3(d)は第1のオペコードが拡張オペコード1S2であって第2のオペコードが拡張コード1S3であるときの第3のオペコードの命令マップ図であり、第1のオペコード及び第2のオペコードに続く第3のオペコードはすべて実行オペコードであり、当該実行オペコードに続いてオペランドが続く。

【0009】図4は、従来例及び本実施形態の命令解読 10 装置で用いる命令コードの構成を示す図である。図4 (a)は、命令コード51の構成例を示し、命令コード51は、8ビットの実行オペコードに続いて、8ビット、16ビット又は24ビットのオペランドが続いて構成される。図4 (b)は、命令コード52の構成例を示し、命令コード52は、8ビットの拡張オペコードに続いて8ビットの実行オペコードが続き、さらに、8ビット、16ビット又は24ビットのオペランドが続いて構成される。図4 (c)は、命令コード53の構成例を示し、命令コード53は、8ビットの2個の拡張オペコー 20 ドに続いて8ビットの実行オペコードが続き、さらに、8ビット、16ビット又は24ビットのオペランドが続いて構成される。

【0010】次いで、図2の命令解読装置10aの動作について説明する。まず、命令コードが複数個で構成されたプログラムをRAM11に格納されているものとする。RAM11に格納された命令コードを読み出して、8ビット単位で命令バッファメモリ20内の各レジスタに一時的に保持された後、命令デコーダ33に出力される。命令デコーダ33では、命令バッファメモリ20内のオペコードを、8ビット単位でデコードし、マイクロコンピュータ内部での動作を制御する50ビットのマイクロコードを演算器12に出力する。この際、命令解読のシーケンスを制御するためのステート信号SSを順次更新することによって、任意命令語長の命令コードの解読を行う。演算器12は、命令デコーダ33から送出されたマイクロコードと、命令バッファメモリ20から出力されるオペランドを受信して、所定の演算処理を実行する。

【0011】例えば、図4(a)に示した命令コード5 40 1の解読を行うとき、命令デコーダ33は、実行オペコード61を命令バッファメモリ20から読み出すと同時に、初期状態を表わすステート信号SS"k"(以下、状態kを示すステート信号SSをステート信号SS"k"と表記する。)を受信して解読を行い、次命令コードが初期状態であることを表わすステート信号SS"k"を命令デコーダ33の入力に帰還して次命令コードに備えると同時に、上記解読結果のマイクロコードを演算器12に出力する。一方、オペランドが命令バッファメモリ20から演算器12に送出され、これに応答し 50

て演算器12は、マイクロコードとオペランドとに基づいて、所定の演算処理を実行する。従って、命令解読サイクルは、1サイクル必要となる。

【0012】次いで、例えば、図4(b)に示した命令 コード52の解読を行うとき、命令デコーダ33は、ま ず初めに拡張オペコード71を命令バッファメモリ20 から読み出すと同時に、初期状態を表わすステート信号 SS"k"を受信して解読を行い、ステート信号SSを 更新してステート信号SS"k+1"を命令デコーダ3 3の入力に帰還し、同時にマイクロコードとして何も実 行しない非動作コードNOPを演算器12に出力する。 これに応答して演算器12は何も動作しない。次のサイ クルで、実行オペコード62を命令バッファメモリ20 から読み出すと同時に、ステート信号SS"k+1"を 受信して解読を行い、次命令コードが初期状態であるこ とを表わすステート信号SS"k"を命令デコーダ33 の入力に帰還して次命令コードに備え、また同時に解読 結果のマイクロコードを演算器12に出力する。一方、 オペランドが命令バッファメモリ20から演算器12に 送出され、これに応答して演算器12は、マイクロコー ドとオペランドとに基づいて、所定の演算処理を実行す る。従って、命令解読サイクルは2サイクル必要とな

【0013】次いで、例えば、図4(c)に示す命令コ ード53の解読を行うとき、命令デコーダ33は、まず 初めに拡張オペコード72を命令バッファメモリ33か ら読み出すと同時に、初期状態を表わすステート信号S S"k"を受信して解読を行い、ステート信号SSを更 新してステート信号SS"k+1"を命令デコーダ33 の入力に帰還し、同時にマイクロコードとして非動作コ ードNOPを演算器12に出力する。これに応答して、 演算器12は何も演算処理を実行しない。次のサイクル で、拡張オペコード73を命令バッファメモリ20から 読み出すと同時に、ステート信号SS"k+1"を受信 して解読を行い、ステート信号SSを更新してステート 信号SS"k+2"を命令デコーダ33の入力に帰還 し、同時にマイクロコードとして非動作コードNOPを 演算器12に出力する。これに応答して、演算器12は 何も演算処理を実行しない。そしてその次のサイクル 40 で、実行オペコード63を命令バッファメモリ20から 読み出すと同時に、ステート信号SS"k+2"を受信 して解読を行い、次命令コードが初期状態であることを 表わすステート信号SS"k"を命令デコーダ33に出 力し次命令コードに備え、同時に解読結果のマイクロコ ードを演算器12に出力する。一方、オペランドが命令 バッファメモリ20から演算器12に送出され、これに 応答して演算器12は、マイクロコードとオペランドと に基づいて、所定の演算処理を実行する。従って、命令 解読サイクルは3サイクル必要となる。

[0014]

【発明が解決しようとする課題】しかしながら、従来例 の命令解読装置10aの構成では、オペコードが複数の 拡張オペコードとオペランドコードによって構成されて いる命令の解読を行う場合、拡張オペコードのデコード のサイクルが必要となるため、命令解読サイクルが長く なり、処理速度をさらに上げることができないという問 題点があった。

【0015】本発明の目的は以上の問題点を解決し、従 来例に比較して命令解読サイクルを短くし、処理速度を る。

[0016]

【課題を解決するための手段】本発明に係る命令解読装 置は、それぞれ複数ビットの基本命令語長を有するオペ レーションコード及びオペランドを含み、実行オペレー ションコードとオペランドとで構成され、又は少なくと も1つの拡張オペレーションコードと実行オペレーショ ンコードと少なくとも1つのオペランドとで構成された マイクロコンピュータの命令コードを解読するための命 令解読装置において、上記マイクロコンピュータによっ 20 て実行されるプログラムの命令コードを一時的に格納す るための命令バッファメモリと、上記命令バッファメモ リから読み出される命令コードをデコードして解読結果 のマイクロコードを演算器に出力するとともに、シーケ ンスのステートを表わすステート信号を出力する第1の 命令デコーダと、上記命令バッファメモリから読み出さ れる命令コードのうち最初の拡張オペレーションコード に応答して、当該最初の拡張オペレーションコードを解 読して、当該最初の拡張オペレーションコードを解読し たことを示す制御信号と、初期状態の次のステートを表 30 わすステート信号とを出力する第2の命令デコーダと、 上記第2の命令デコーダから出力される制御信号に応答 して上記第2の命令デコーダから出力されるステート信 号を第1の命令デコーダに出力する一方、上記第2の命 令デコーダから制御信号が出力されないときは、上記第 1の命令デコーダから出力されるステート信号を第1の 命令デコーダに出力するように切り換える第1の切り換 え手段と、上記第2の命令デコーダから出力される制御 信号に応答して上記最初の拡張オペレーションコードに 続く命令コードを上記命令バッファメモリから上記第1 の命令デコーダに出力する一方、上記第2の命令デコー ダから制御信号が出力されないときは、上記命令バッフ アメモリから読み出される命令コードを順次上記第1の 命令デコーダに出力するように切り換える第2の切り換 え手段とを備えたことを特徴とする。

【0017】本発明は、拡張オペレーションコードの命 令解読サイクルを短くし、処理速度が向上するようにし たものである。命令解読のステート信号を変化させるこ とにより、最初の拡張オペレーションコードと第2番目

ーションコードと実行オペレーションコードの解読を同 時に行うことができ、命令解読サイクルを減少できると いう作用を有する。

[0018]

【発明の実施の形態】以下、図面を参照して本発明に係 る実施形態について説明する。

【0019】図1は、本発明に係る一実施形態であるマ イクロコンピュータのための命令解読装置10のブロッ ク図であり、図1において図2と同一のものについては 向上することができる命令解読装置を提供することにあ 10 同一の符号を付している。この命令解読装置10は、従 来例に比較して命令デコーダ31及びセレクタSE3を さらに備えたことを特徴としている。

> 【0020】図1において、RAM (ランダムアクセス メモリ)11はユーザーが作成したプログラムを格納す るための記憶装置である。命令バッファメモリ20は、 例えば4個の8ビット幅のレジスタ21乃至24を備 え、RAM11に格納されたプログラムから実行順序に 8ビット単位で読み出された命令コードを、フリップフ ロップ41を介して一時的に格納する。命令デコーダ3 1は、例えばプログラマブルロジックアレイ (PLA) で構成され、命令バッファメモリ20からセレクタSE 2を介して入力される未使用で最新の命令コードを解読 して、命令コードが第1番目の拡張オペコードであると きは、制御信号をセレクタSE1及びSE3に出力する とともに、ステート信号SS1をセレクタSE3及びフ リップフロップ43を介して命令デコーダ32に出力す る。一方、命令デコーダ32は、例えばプログラマブル ロジックアレイ(PLA)で構成され、命令バッファメ モリ20からセレクタSE1及びフリップフロップ42 を介して出力される第2番目以降の拡張オペコード及び 実行オペコードの命令コードを解読して、解読結果のマ イクロコードを演算器12に出力するとともに、ステー ト信号SS2をフリップフロップ44、セレクタSE3 及びフリップフロップ43を介して命令デコーダ32の 入力に帰還する。各フリップフロップ41乃至44は遅 延型フリップフロップであって、入力されるデータを一 時的に保持した後、クロック信号CLKに同期して出力 する。命令バッファメモリ20から出力されるオペラン ドは、セレクタSE4を介して演算器12に出力され る。演算器12は、命令デコーダ33から出力されるデ コーダと、命令バッファメモリ20から出力されるオペ ランドとに基づいて所定の演算を実行する。

【0021】ここで、当該マイクロコンピュータのCP U(図示せず。)はRAM11に格納されたプログラム の命令コードを公知の通りプリデコードして、セレクタ SE1及びSE2の切り換えを制御する。セレクタSE 1はCPUからの制御信号及び命令デコーダ31からの 制御信号によって切り換え制御され、セレクタSE2は CPUからの制御信号によって切り換え制御される。す の拡張オペレーションコードの解読、又は、拡張オペレ 50 なわち、命令バッファメモリ20内に格納された未使用

で最新の命令コードはセレクタSE2を介して命令デコ ーダ31に入力されて解読される一方、命令バッファメ モリ20内に格納された第2番目の拡張オペコード又は 実行オペコードなどの命令コードは、セレクタSE2を 介して命令デコーダ32に入力されて解読される。セレ クタSE3は、命令デコーダ31からの制御信号に応答 して接点bから接点aに切り換える一方、制御信号が出 力されないときは、接点bに切り換えられる。また、セ レクタSE4は、命令デコーダ32から出力されるマイ クロコードに基づいて、命令バッファメモリ20内のレ 10 ジスタ21乃至24うちの1つに格納されているオペラ ンドを選択的に読み出して演算器12に出力する。

【0022】以上のように構成された命令解読装置10 の命令解読時の動作について、以下説明する。まず、マ イクロコンピュータの命令コードの並びで表わされるプ ログラムをRAM11に格納する。命令解読装置10 は、メモリRAM11に格納された命令コードを読み出 して、例えば8ビット単位でフリップフロップ41を介 して命令バッファメモリ20内の各シフトレジスタ21 乃至24に順次書き込んで一時的に保持した後、セレク 20 タSE2を介して命令デコーダ31に出力するととも に、セレクタSE1及びフリップフロップ42を介して 命令デコーダ32に出力する。

【0023】命令デコーダ31は、命令バッファメモリ 20内に格納されている命令コードを受信して解読し、 第1番目の拡張オペコードであれば制御信号をセレクタ SE3に出力して接点a側に切り換えるとともに、ステ ート信号SS1をセレクタSE3及びフリップフロップ 43を介して命令デコーダ32に出力する一方、制御信 号をセレクタSE1に出力して第1番目の拡張オペコー ドに続く実行オペコード又は第2番目の拡張オペコード を命令バッファメモリ20から読み出してフリップフロ ップ42を介して命令デコーダ32に出力する。すなわ ち、命令デコーダ31から制御信号が出力されたとき、 命令バッファメモリ20から拡張オペコードではなくそ の次の命令コードが命令デコーダ32に出力される。同 時に、命令デコーダ31から出力されるステート信号S S1はセレクタSE3を介して命令デコーダ32に出力 される。

【0024】一方、命令バッファメモリ20内に格納さ れている命令コードが実行オペコードであり、命令デコ ーダ31から制御信号が出力されなかったときは、命令 バッファメモリ20は上記実行オペコードをセレクタS E1及びフリップフロップ42を介して命令デコーダ3 2に出力する。同時に、セレクタSE3は接点 b に切り 換えられ、命令デコーダ32から出力されるステート信 号SS2がフリップフロップ44、セレクタSE3及び フリップフロップ43を介して命令デコーダ32に入力

フリップフロップ43を介して入力されるステート信号 SS2と、命令バッファメモリ20から出力される命令 コードを解読し、内部動作を制御する解読結果のマイク ロコードを演算器12に送出するとともに、ステートを 1だけインクリメントすることによりステート信号SS 2を更新して出力する。演算器12は、命令デコーダ3 2から出力されるマイクロコードと、命令バッファメモ リ20から出力されるオペランドとに基づいて、所定の 演算処理を実行する。

【0026】図5は、図4 (a) の命令コード51をデ コードするときの図1の命令解読装置の動作を示すタイ ミングチャートである。図4(a)の命令コード51を デコードするときの動作について、図5を参照して説明 する。

【0027】図4(a)に示す命令コード51の解読を 行うとき、従来例と同様に命令の解読は、拡張オペコー ドがないので、命令デコーダ32のみを用いて行われ る。このとき、セレクタSE1及びSE2はともに命令 バッファメモリ20内に格納されている未使用で最新の 命令データである実行オペコード61を選択して出力す る。また、セレクタSE3は命令デコーダ31から出力 されるステート信号を選択して出力する。まず、クロッ クCLKの立ち上がりの時刻 t 1 で、実行オペコード 6 1を命令バッファメモリ20から読み出した後、フリッ プフロップ42を介して次のクロックCLKの立ち下が りの時刻 t 2 で、命令デコーダ 3 2 に入力され、命令デ コーダ32は、初期状態を表わすステート信号SS1 "k"を命令デコーダ31から受信して解読を行い、次 命令コードが初期状態であることを表わすステート信号 SS2 "k" をフリップフロップ44に出力して次命令 コードに備えると同時に、解読結果のマイクロコードを 演算器12に出力する一方、オペランドが命令バッファ メモリ20からセレクタSE4を介して演算器12に送 出される。これに応答して、演算器12は、入力された マイクロコードとオペランドとに基づいて所定の演算処 理を実行する。従って、命令解読サイクルは図5の時刻 t 1 から時刻 t 3 までの1 サイクルであり、従来例と同 様である。

【0028】図6は、図4 (b) の命令コード52をデ コードするときの図1の命令解読装置の動作を示すタイ ミングチャートである。図4(b)の命令コード52を デコードするときの動作について、図6を参照して説明 する。

【0029】図4(b)に示す命令コード52の解読を 行うとき、まず、クロックCLKの立ち上がりの時刻 t. 11でセレクタSE1及びSE2は、命令バッファメモ リ20内の未使用で最新の命令コードである拡張オペコ ード71を選択して出力し、これに応答して命令デコー ダ31は実質的に同時に(時刻t11から命令デコーダ 【0025】命令デコーダ32は、セレクタSE3から 50 31の処理時間のみ遅れるが、時刻t11と実質的同時 である。) $H\nu$ ベルの制御信号をセレクタSE1及びSE2に出力する。これによって、セレクタSE1の出力データは、上記拡張オペコード71からその次に最新である実行オペコード62に変更されます。一方、セレクタSE3は命令デコーダ31からの制御信号に応答して接点aに切り換えられ、命令デコーダ31からのステート信号SS1 "k+1" を選択してフリップフロップ43を介して命令デコーダ32に出力する。

【0030】命令バッファメモリ20から読み出された 実行オペコード62は、セレクタSE1及びフリップフ ロップ42を介して、クロックCLKの次の立ち下がり の時刻 t 1 2 で命令デコーダ 3 2 に入力され、これに応 答して、命令デコーダ32は、実行オペコード62の解 読を行い、次命令コードが初期状態であることを表わす ステート信号SS2" k"を出力し次命令コードに備え るとともに、同時にマイクロコードを演算器12に出力 し、一方、当該マイクロコードによってセレクタSE4 が切り換えられて命令バッファメモリ20からオペラン ドが読み出されて演算器12に送出される。これに応答 して、演算器12は、入力されたマイクロコードとオペ 20 ランドとに基づいて所定の演算処理を実行する。以下、 時刻 t 13以降、従来例と同様の処理が実行される。従 って、拡張オペコード71と実行オペコード62の命令 解読サイクルは図6の時刻 t 1 1 から時刻 t 1 3 までの 1サイクルであり、命令解読サイクルは従来例より1サ イクルだけ短くなる。

【0031】同様に、図4(c)に示す命令コード53の解読を行うときは、まず、クロックCLKの立ち上がりの時刻でセレクタSE1及びSE2は、命令バッファメモリ20内の未使用で最新の命令コードである拡張オペコード72を選択して出力し、これに応答して命令デコーダ31は実質的に同時に(当該時刻から命令デコーダ31の処理時間のみ遅れるが、実質的同時である。)Hレベルの制御信号をセレクタSE1及びSE2に出力する。これによって、セレクタSE1の出力データは、上記拡張オペコード72からその次に最新である拡張オペコード73に変更されます。一方、セレクタSE3は命令デコーダ31からの制御信号に応答して接点aに切り換えられ、命令デコーダ31からのステート信号SS1"k+1"を選択してフリップフロップ43を介して命令デコーダ32に出力する。

【0032】命令バッファメモリ20から読み出された 拡張オペコード73は、セレクタSE1及びフリップフロップ42を介して、クロックCLKの次の立ち下がりの時刻で命令デコーダ32に入力され、これに応答して、命令デコーダ32は、拡張オペコード73の解読を行い、次命令コードが初期状態であることを表わすステート信号SS2"k"を出力し次命令コードに備える。そして、同様にして、命令デコーダ32は、クロックCLKの次の立ち上がりから実行オペコード63の解読を50

行い、次命令コードが初期状態であることを表わすステート信号SS2"k"を出力し次命令コードに備えるとともに、同時にマイクロコードを演算器12に出力し、一方、当該マイクロコードによってセレクタSE4が切り換えられて命令バッファメモリ20からオペランドが読み出されて演算器12に送出される。これに応答して、演算器12は、入力されたマイクロコードとオペランドとに基づいて所定の演算処理を実行する。従って、拡張オペコード72と拡張オペコード73の命令解読サイクルは1サイクルであり、命令解読サイクルは往来例

10

【0033】以上説明したように、最初の拡張オペコードを解読する命令デコーダ31を設け、最初の拡張オペコードとそれに続く命令コードとを1サイクルで解読するようにしたので、従来例に比較して命令解読サイクルを短くし、処理速度を向上することができる命令解読装置を提供することができる。ここで、命令デコーダ31は従来例の命令デコーダ33と同様の構成を採用することができるため、回路の大幅変更を伴わなくてもよく、当該回路を簡単に構成することができる。

より1サイクルだけ短くなる。

【0034】以上の実施形態において、命令コード長を 8ビットしているが、本発明はこれに限らず、複数ビッ トでもよい。

【0035】以上の実施形態において、命令バッファメモリ20は4個のレジスタ21乃至24を備えているが、その個数は限定されない。

[0036]

【発明の効果】以上詳述したように本発明に係る命令解 読装置によれば、それぞれ複数ビットの基本命令語長を 有するオペレーションコード及びオペランドを含み、実 行オペレーションコードとオペランドとで構成され、又 は少なくとも1つの拡張オペレーションコードと実行オ ペレーションコードと少なくとも1つのオペランドとで 構成されたマイクロコンピュータの命令コードを解読す るための命令解読装置において、上記マイクロコンピュ ータによって実行されるプログラムの命令コードを一時 的に格納するための命令バッファメモリと、上記命令バ ッファメモリから読み出される命令コードをデコードし て解読結果のマイクロコードを演算器に出力するととも に、シーケンスのステートを表わすステート信号を出力 する第1の命令デコーダと、上記命令バッファメモリか ら読み出される命令コードのうち最初の拡張オペレーシ ョンコードに応答して、当該最初の拡張オペレーション コードを解読して、当該最初の拡張オペレーションコー ドを解読したことを示す制御信号と、初期状態の次のス テートを表わすステート信号とを出力する第2の命令デ コーダと、上記第2の命令デコーダから出力される制御 信号に応答して上記第2の命令デコーダから出力される ステート信号を第1の命令デコーダに出力する一方、上 記第2の命令デコーダから制御信号が出力されないとき

は、上記第1の命令デコーダから出力されるステート信号を第1の命令デコーダに出力するように切り換える第1の切り換え手段と、上記第2の命令デコーダから出力される制御信号に応答して上記最初の拡張オペレーションコードに続く命令コードを上記命令バッファメモリから上記第1の命令デコーダに出力する一方、上記第2の命令デコーダから制御信号が出力されないときは、上記命令バッファメモリから読み出される命令コードを順次上記第1の命令デコーダに出力するように切り換える第2の切り換え手段とを備える。

【0037】従って、最初の拡張オペコードを解読する第2の命令デコーダを設け、最初の拡張オペコードとそれに続く命令コードとを1サイクルで解読するようにしたので、従来例に比較して命令解読サイクルを短くし、処理速度を向上することができる命令解読装置を提供することができる。ここで、第2の命令デコーダは従来例の命令デコーダ33と同様の構成を採用することができるため、回路の大幅変更を伴わなくてもよく、当該回路を簡単に構成することができる。

【図面の簡単な説明】

【図1】 本発明に係る一実施形態であるマイクロコン ピュータのための命令解読装置のブロック図である。

【図2】 従来例のマイクロコンピュータのための命令 解読装置のブロック図である。

【図3】 従来例及び本実施形態の命令解読装置で用いるオペーションコードの命令マップ図であり、(a)は第1のオペレーションコードの命令マップ図であり、

(b) は第1のオペレーションコードが拡張オペコード IS1のときの第2のオペレーションコードの命令マップ図であり、(c) は第1のオペレーションコードが拡張オペコードIS2のときの第2のオペレーションコードの命令マップ図であり、(d) は第1のオペレーションコードが拡張オペコードIS2であって、第2のオペレーションコードが拡張オペコードIS3であるときの第3のオペレーションコードの命令マップ図である。

12

【図4】 従来例及び本実施形態の命令解読装置で用いる命令コードの構成を示す図であり、(a)は命令コード51の構成を示し、(b)は命令コード52の構成を示し、(c)は命令コード53の構成を示す。


【図5】 図4(a)の命令コード51をデコードする ときの図1の命令解読装置の動作を示すタイミングチャ ートである。

【図6】 図4(b)の命令コード52をデコードする ときの図1の命令解読装置の動作を示すタイミングチャ ートである。


【符号の説明】

- 20 10…命令解読装置、
 - $1 \ 1 \cdots R AM$
 - 1 2…演算器、
 - 20…命令バッファメモリ、
 - 21乃至24…レジスタ、
 - 31, 32…命令デコーダ、
 - 41乃至44…フリップフロップ、
 - SE1乃至SE4…セレクタ。


【図2】




【図4】




(b) 命令コード 52の構成



(c) 命令コード 53の構成




【図1】




【図3】

(a) 第1のオペコードの命令マップ (b) 第1のオペコードがIS1のときの




(c) 第1のオペコードがIS2のときの (d) 第1のオペコードがIS2であって 第2のオペコードの命令マップ 第2のオペコードがISSであるときの 第3のオペコードの命令マップ

拡張オペコード



【図5】



【図6】

